Centre d’Élaboration de Matériaux et d’Etudes Structurales (UPR 8011)


Accueil > Recherche > PPM : Physique de la Plasticité et Métallurgie > Mécanismes fondamentaux et plasticité en milieu confiné

Défauts et matériaux pour l’électronique

MC2 - Mécanismes de déformation

Participants : Marc Legros, Colette Levade

L’application la plus répandue des couches minces (ou des films) métalliques est la fabrication des pistes et interconnexions pour les composants électroniques. L’aluminium puis aujourd’hui le cuivre sont associés à d’autres matériaux - isolants ou semi-conducteurs – et doivent résister à des contraintes issues essentiellement des gradients de température ou des flux de courant. La contrainte provient souvent de la différence de coefficient de dilatation entre le métal et les isolants ou le silicium. Lors de cycles thermiques répétés, la limite d’élasticité du métal est la première atteinte, et le film ou la piste métallique se déforme alors de façon irréversible. Cette succession de petites déformations peut, à terme provoquer la rupture du métal. Dans cette thématique, nous étudions à la fois la plasticité de couches minces métalliques et d’interconnexions modèles (cette activité est lié à l’opération "plasticité confinée") et l’évolution de la structure de composés réels.

Le but de l’ANR Cristal à laquelle nous participons, est d’établir une corrélation entre la microstructure des lignes de cuivre et leur résistivité. L’enjeu est important puisque la résistivité augmente de façon très importante quand les largeurs de ligne diminuent. On sait déjà que la taille des grains est proportionnelle à cette largeur et que c’est un facteur aggravant car les joints quelconques sont une source de résistance accrue. A l’aide de procédés de fabrication variés, nous essayons d’obtenir des grains plus gros, ou contenant davantage de joints de macle qui sont peu résistifs.

JPEG - 40.3 ko
Micrographies des grains d’aluminium dans la couche de métal. L’image obtenue en MET (a) et l’image obtenue sur la tranche d’une coupe réalisée par FIB (b) montrent une taille de grains homogène dont une des dimensions est égale à l’épaisseur de la couche et l’autre de l’ordre de grandeur de la largeur de grille.
© CEMES-CNRS

Fiabilité prédictive des assemblages mécatroniques

La fiabilité de dispositifs électroniques de puissance est étudiée sur des dispositifs de l’entreprise Freescale Semiconductor dans le cadre de contrats de collaboration entre cette entreprise, Epsilon Ingénierie, le LAAS et le CEMES. Ces composants sont constitués d’une ou plusieurs puces de puissance gérées par une puce de contrôle encapsulées dans un même boîtier. L’objectif central de ce projet est donc de déterminer les mécanismes de défaillance du transistor, lorsque celui-ci est soumis à des cycles de courant, qui s’accompagnent automatiquement de variations de température et de contrainte extrêmement fortes.

L’étude consiste à les soumettre à des tests de vieillissement accéléré sur des bancs de tests spécialement mis au point à cet effet sur le site de Freescale Semiconductor. L’analyse structurale avant et après test est réalisée au moyen des techniques suivantes présentes à Freescale ou au CEMES : microscopie acoustique en réflexion et en transmission, rayons X, microscopie ionique (FIB), microscopies électronique à balayage et en transmission.

Lors de la précédente étude (thèse de Benjamin Khong sous contrat CIFRE (2007)), nous avons montré que la perte en fiabilité est due en partie à la présence et à la propagation des zones de moindre résistance mécanique du composant (projet "Predips", cofinancé par la Région Midi-Pyrénées). Ces zones sont essentiellement placées aux interfaces de la puce de puissance : métallisation (Figure 2), soudure avec le radiateur.

Ces zones ont été renforcées sur la nouvelle génération de composants. Les défaillances potentielles seront donc corrélées au vieillissement du transistor même. Cette nouvelle étude fait l’objet de la thèse de Donatien Martineau financée par un contrat CIFRE.

 

Collaborations :

Freescale Semiconductor, Université de Leoben( Autriche), SIMAP (Grenoble), Harvard University (USA), TECSEN (Marseille), CEA-LETI (Grenoble), Université de Louvain (Belgique), Johns Hopkins University (USA), LAAS (Toulouse), Max Planck Institut fur Metallforschung (Allemagne)

 

Références

  • B. Khong, M. Legros, Ph. Dupuy, C. Levade, G. Vanderschaeve, Alterations induced in the structure of intelligent power devices by extreme electro-thermal fatigue. Phys.Stat.Sol (a), 204, 2997, 2006
  • B. Khong, M. Legros , P. Tounsi, Ph. Dupuy, X. Chauffleur, C. Levade, G. Vanderschaeve, E. Scheid, Characterization and modelling of ageing failures on Power MOSFET Devices Microelectronics Reliability 47, 1735, 2007
  • B. Khong, M. Legros, Ph. Dupuy, C. Levade, G. Vanderschaeve, On the failure of intelligent power devices induced by extreme electro-thermal fatigue. A microstructural analysis Solid State Phenomena, 131-133, 523, 2008