english
  Centre d'Elaboration de Matériaux et d'Etudes Structurales
Accueil>actualités>thèses>Xavier HEBRAS
Monsieur Xavier HEBRAS
a soutenu sa thèse
le 17 Décembre 2003 à 10h30
salle de conférences du CEMES

et a obtenu

le Prix de thèse 2003 de l'Ecole Doctorale GEET
Composition du jury:

Rapporteurs :
D. Barbier. Professeur INSA-Lyon
A. Halimaoui, Docteur d'état, Ingénieur R&D ST Microelectronics

Examinateurs:
A. Cazarré Professeur UPS
J. Leotin Professeur UPS
F. Cristiano Chargé de recherche Co-directeur
A. Claverie Directeur de recherche Co-directeur
Invités:
R. Plana, Professeur UPS
F. Olivié, Maître de Conférences UPS

Résumé de la thèse

Pour répondre à l’accroissement constant des performances dans les technologies CMOS, nous devons réduire la taille des composants, diminuer la consommation énergétique, tout en maintenant un haut niveau de performance en courant pour assurer un bon temps de commutation des circuits. L’atteinte de cet objectif, tout en conservant des architectures standard, nécessite la réalisation d’une extension entre la source et le drain au sein du transistor pMOS. Celle ci doit être la plus fine (<30nm) et la plus dopée possible (>1e20cm-3). Réduire la profondeur de cette jonction p+/n permet de limiter l’effet canal court et augmenter le dopage permet de diminuer les résistances parasites. A chacune de ces nécessités technologiques est associé un problème physique particulier. La réduction en dimension requiert le contrôle de la diffusion anormale du Bore et la forte activation des dopants nécessitera de dépasser la solubilité solide du bore dans le silicium dès 2008. Aujourd’hui la technique d’introduction la plus en vue pour répondre aux exigences des industrielles, est l’implantation ionique à très basse énergie (< 500 eV).
Le premier chapitre de ce travail consiste à rappeler les fondements et les motivations de notre étude. Nous devons diminuer au maximum le courant de fuite des transistors fortement submicroniques à l ‘état bloqué (Ioff) en réduisant les profondeurs des jonctions électriques pour limiter les effets canaux courts. Parallèlement nous devons maintenir un fort niveau de courant à l’état passant (Ion) malgré la réduction des tensions de fonctionnement. Cette exigence nécessite de réduire les résistances parasites de la structure. Pour cela nous devons atteindre un très fort niveau de dopage actif.
Dans le deuxième chapitre, nous aborderons l’étude matériau associée aux jonctions ultraminces p+/n. Notre contribution à l’étude de la diffusion anormale se portera sur l’étude des profils thermiques dans le contrôle de la profondeur de jonction. De nombreuses études contradictoires circulent dans la littérature. Il s’agira de clarifier ce point grâce à une confrontation entre simulations et expériences. Parallèlement pour atteindre un haut niveau de dopage nous devons introduire une forte dose de bore. Pour la première fois de nouveaux objets impliqués dans les processus de désactivation électrique du bore ont été observés par microscopie. Nous avons montré en particulier qu’ils contenaient à la fois du Bore et des atomes de silicium interstitiels. Ceci remet en cause de nombreux scénarios publiés dans la littérature qui faisaient l’hypothèse que ces objets existaient seulement sous la forme d’un complexe de quelques atomes trop petit pour être détecté.
Le dernier chapitre se consacre à la caractérisation électrique des jonctions ultraminces. Nous y décrivons la technique de nano-SRP (nano-Spreading resistance). Du fait de leur faible dimension les jonctions p+/n posent énormément de problèmes pour mesurer la concentration de porteurs. On détaille dans ce chapitre la méthode pour caractériser avec une précision nanométrique la densité de porteurs libres et le dopage actif d’une jonction ultramince p+/n pour différentes techniques de fabrication.

 

haut de page
 
© Cemes-CNRS 2003
Accueil | Plan du site | Contact webmaster